

یک تقویت کننده کم نویز پهن باند با ترانزیستورهای مکمل

سید ادیب ابریشمی فر^۱، احسان مرادی^۲، مجید آقابابایی^۳، محمد جواد قلندری^۴، محمد قمی^۵

ehsanmoradi1390@gmail.com

۱- دانشیار دانشکده مهندسی برق، دانشگاه علم و صنعت ایران

۲- دانشجوی دکتری دانشکده مهندسی برق، دانشگاه تهران

۳- استادیار دانشکده مهندسی برق، دانشگاه علوم دریایی امام خمینی (ره) نوشهر

۴ و ۵- مربی دانشکده مهندسی برق، دانشگاه علوم دریایی امام خمینی (ره) نوشهر

چکیده

خطای تقویت کننده کم نویز یکی از مهمترین بلوک های به کار رفته در یک گیرنده راداری مانند گیرنده های راداری کنترل آتش محسوب می شود. در این مقاله یک تقویت کننده کم نویز پهن باند در محدوده فرکانسی ۳/۱ تا ۵/۸ گیگاهرتز ارائه شده است، این محدوده فرکانسی استانداردهای موجود در قسمت پایینی محدوده فرکانسی فرایپهن باند (بازه بین ۳/۱ گیگاهرتز تا ۱۰/۶ گیگاهرتز) را شامل می گردد. ساختار این مدار در طبقه ورودی به صورت سورس مشترک تعریف شده و تکنولوژی مورد استفاده در طراحی این تقویت کننده است. ولتاژ تغذیه مدار ۱/۲ ولت و توان مصرفی آن ۱۴ میلی وات است. تقویت کننده در محدوده تعریف شده از پایداری مناسبی برخوردار است، حداکثر مقدار بهره به دست آمده برابر با ۱۸/۵ دسی بل و حداقل آن برابر با ۱۲/۸ دسی بل است. حداقل مقدار عدد نویز در محدوده فرکانسی ۱/۲ دسی بل و ضریب بازگشت ورودی کم تر از ۱۰- دسی بل است. برای بهبود خطینگی مرتبه سوم این مدار از روش DS^۱ استفاده شده است و مقدار IIP3^۲ برای مدار پیشنهادی است، به دلیل این که در طبقه دوم مدار پیشنهادی از ترانزیستورهای مکمل استفاده شده است مقدار خطینگی مرتبه دوم مناسب به دست آمده است.

واژگان کلیدی: تقویت کننده کم نویز پهن باند، بهره تقویت کننده، عدد نویز، ضریب بازگشت ورودی.

تاریخ دریافت مقاله: ۹۶/۱۲/۰۳

تاریخ پذیرش مقاله: ۹۷/۰۵/۱۱

¹ Derivative Superposition

² Input Third Order Intermodulation Intercept Point


۱- مقدمه

ولی خطینگی مدار را خراب می‌کنند. اغلب برای بهبود خطینگی در محدوده پهن‌بند از روش‌های DS و PD^۲ استفاده می‌شود که هر دو روش باعث اضافه شدن ترانزیستورهای غیرخطی بیش‌تری به مدار می‌شوند. شکل (۲) مدار مرجع [۷] را نمایش داده است. در این مدار از ساختار سورس مشترک استفاده شده است، ترانزیستور M₂ به صورت تجدیدکننده جریان^۳ در مدار قرار گرفته است و باعث صرفه‌جویی در جریان مصرفی مدار می‌گردد.

در شکل (۲) دو گره X و Y مشخص شده است، سیگنال در این دو گره دارای علامت متفاوت و نویز در این دو گره هم‌علامت است، با استفاده از این نکته و با استفاده از ترانزیستورهای M₃، M₄ و M₅ حذف نویز و تقویت سیگنال شکل می‌گیرد، چون در طبقه اول مدار از ترانزیستورهای مکمل استفاده شده است این مدار علاوه بر حذف نویز هارمونیک مرتبه دوم را هم حذف می‌کند و باعث می‌گردد که خطینگی مرتبه دوم^۴ مدار بهبود یابد. شکل (۳) نمایش مفهومی عمل کرد ترانزیستورهای مکمل به کار رفته در شکل (۲) را نمایش می‌دهد [۸].


تقویت‌کننده کم‌نویز^۱ یکی از مهمترین بلوک‌های سازنده یک گیرنده محسوب می‌شود که مسئولیت تقویت مناسب داده‌هایی که برای آشکارسازی به گیرنده می‌رسند را برعهده دارد. این تقویت‌کننده در طبقه ورودی گیرنده قرار می‌گیرد و به همین دلیل عدد نویز آن از اهمیت ویژه‌ای برخوردار است [۱]. تقویت‌کننده کم‌نویز پیشنهادی در این مقاله محدوده فرکانسی ۳/۱ تا ۵/۸ گیگاهرتز را که شامل استانداردهای مختلفی از جمله WIMAX، WIMAX-mode1 و UWB قسمتی از استاندارد WLAN (802.11a) است را پوشش می‌دهد. شکل (۱) استانداردهایی که با تقویت‌کننده کم‌نویز پیشنهادی پوشش داده می‌شوند را نمایش می‌دهد [۲].

در یک تقویت‌کننده کم‌نویز مشخصه‌های نویز و پهنای‌بند می‌توانند بهبود یابند ولی خطینگی تقویت‌کننده به دلیل غیرخطی بودن مشخصه هدایت انتقالی، خراب می‌شود. بنابراین استفاده از روش‌های خطی‌سازی برای یک تقویت‌کننده کم‌نویز اجتناب‌ناپذیر است [۳]. روش‌های حذف نویز ارائه شده در مراجع [۴-۶] وضعیت نویز را بهبود می‌دهند،



شکل (۱) استانداردهای باند فرکانسی ۳/۱ - ۵/۸ گیگاهرتز [۲].

همان‌طور که در این شکل مشاهده می‌شود هارمونیک‌های زوج در خروجی مدار ظاهر نمی‌شوند و به همین دلیل علاوه بر نویز مدار، خطینگی مرتبه دوم هم (که در مورد تقویت‌کننده‌هایی که در محدوده فرکانسی پهن‌بند عمل می‌کنند اهمیت می‌یابد) با استفاده از این روش بهبود می‌یابد. در شکل (۴) مدار ارائه شده توسط مرجع [۹] نمایش داده شده است. در این مدار از ترانزیستور M₄ برای افزایش IIP₃ در طبقه دوم مدار استفاده شده است.




شکل (۲) نمایش مدار ارائه شده توسط مرجع [۷].

^۴ Input Second Order Intermodulation Intercept Point

^۱ Low Noise Amplifier

^۲ Post Distortion

^۳ Current Reuse




شکل (۳) نمای مدار ترانزیستورهای مکمل از نظر خطیگی [۸].


(۵) نمایش داده شده است. در روش DS نمایش داده شده در شکل (۵) مقدار gm_3 ترانزیستور اصلی مدار که در این شکل با نقطه چین نمایش داده شده است با مقدار gm_3 ترانزیستور کمکی مدار (با خط پر باریک نمایش داده شده است) جمع شده و در نهایت مقدار gm_3 نهایی کل مدار که با خط توپر عریض نمایش داده شده است حاصل می‌آید. در طبقه سوم با استفاده از یک ترانزیستور که در ناحیه وارونگی ضعیف قرار دارد سعی شده است که در بخش ۲ به ساختار و نحوه عمل کرد تقویت کننده کم نویز پیشنهادی پرداخته شده است و در بخش ۳ نتایج شبیه سازی مدار پیشنهادی آورده شده است.

۲- ارائه مدار پیشنهادی

در این مقاله یک تقویت کننده کم نویز سه طبقه در محدوده پهن باند ارائه شده است، طبقه اول به همراه طبقه دوم مدار یک ساختار حذف نویز را فراهم می‌آورد که در نهایت عدد نویز مطلوبی برای مدار پیشنهادی به دست می‌آید. در طبقه دوم از ترانزیستورهای مکمل استفاده شده است که باعث می‌شود اعوجاج هارمونیک مرتبه دوم مدار بهبود یابد و عدد IIP_2 بسیار مناسب $+70$ دسی بل برای مدار پیشنهادی حاصل آید. در ضمن همان طور که قبلاً ذکر شد این طبقه به همراه طبقه اول یک ساختار نویز حذف کن را تشکیل می‌دهند که عدد نویز مناسب $1/2$ دسی بل را برای مدار پیشنهادی در شکل (۶) مدار پیشنهادی ارائه شده در این مقاله مشاهده می‌گردد. مدار پیشنهادی در این بخش از سه طبقه تشکیل شده است.




شکل (۴) نمایش مدار ارائه شده توسط مرجع [۹].



شکل (۵) استفاده از روش DS برای بهبود خطیگی مرتبه سوم [۳].

ترانزیستور M_4 در این ساختار با استفاده از روش DS باعث بهبود خطیگی مرتبه سوم مدار می‌شود این ترانزیستور در ناحیه وارونگی ضعیف^۱ کار می‌کند که دارای gm_3 مثبت است و با gm_3 طبقات قبلی که منفی است جمع شده و باعث کاهش مقدار gm_3 کل مدار خواهد شد. نحوه بهبود خطیگی مرتبه سوم این مدار به صورت مفهومی در شکل

⁵ Weakly Inversion



شکل (۶) نمایش مدار تقویت کننده کم نویز پیشنهادی.

مکمل طبقه دوم مقدار IIP_2 مدار افزایش می یابد. طبقه سوم از ترانزیستورهای M_5 و M_6 تشکیل شده است، در این طبقه برای این که اعوجاج هارمونیک مرتبه سوم مدار پیشنهادی کاهش یابد از روش DS معمولی استفاده شده است، به این ترتیب که ترانزیستور M_5 در ناحیه وارونگی ضعیف به کار گرفته شده است پس دارای هدایت انتقالی مرتبه سوم با علامت مثبت است و با هدایت انتقالی مرتبه سوم ناشی از طبقه های قبلی که دارای علامت منفی است جمع شده و اعوجاج هارمونیک مرتبه سوم کل مدار کاهش می یابد در نتیجه باعث بهبود IIP_3 مدار می شود. در خروجی این مدار برای افزایش بهره مدار از سلف ۵ نانوهراری استفاده شده است. ولتاژ تغذیه به کار رفته جهت این مدار ۱/۲ ولت می باشد و توان مصرفی این مدار ۱۴ میلی وات است.

۳ - بررسی پارامترهای تقویت کننده پیشنهادی

پارامترهای مهم یک تقویت کننده کم نویز شامل بهره، عدد نویز، تطبیق ورودی، پایداری و خطینگی است. دستیابی به پارامترهای بهینه در محدوده فرکانسی گسترده تر و به خصوص فرکانس های زیادتر به طراحی دقیق تری نیاز دارد. محاسبه پارامترهای تقویت کننده و شبیه سازی های انجام شده در نرم افزار ADS^۲ به شرح زیر است.

طبقه ورودی از ترانزیستورهای M_1 و M_2 تشکیل شده که به صورت سورس مشترک قرار گرفته اند. این ترانزیستورها وظیفه تطبیق امپدانس ورودی را بر عهده دارند و در ضمن چون به صورت ساختار سورس مشترک در مدار قرار دارند و همان طور که می دانیم غالباً ساختار سورس مشترک نسبت به ساختار گیت مشترک دارای وضعیت نویز بهتری است [۱۰]، ترانزیستور PMOS در ورودی مدار باعث تاثیر بر روی گستره فرکانسی مدار می شود زیرا برای ایجاد هدایت انتقالی برابر با ترانزیستور NMOS نیاز است که اندازه ترانزیستور PMOS در حدود ۲/۵ برابر اندازه ترانزیستور NMOS باشد به همین دلیل خازن ترانزیستور PMOS از خازن ترانزیستور NMOS بزرگتر شده و باعث تاثیر منفی بر روی گستره فرکانسی ورودی مدار می شود. طبقه دوم از ترانزیستورهای مکمل^۱ M_3 و M_4 تشکیل شده است، اعوجاج هارمونیک مرتبه سوم بهبود داده شود و مقدار IIP_3 مناسب ۳.۵dBm+ برای مدار پیشنهادی به دست می آید.

همان طور که در شکل (۳) نشان داده شده است استفاده از ترانزیستورهای مکمل باعث می گردد که اعوجاج هارمونیک مرتبه دوم ناشی از هدایت انتقالی ترانزیستورهای M_3 و M_4 یکدیگر را تضعیف نمایند (زیرا علامت مخالف همدیگر دارند) و در نتیجه با استفاده از ساختار ترانزیستورهای

² Advanced Design System

¹ Complementary Transistor




شکل (۸) نمایش عدد نویز تقویت کننده پیشنهادی.

تقویت کننده کمکی طبقه دوم هم S11 مدار را خراب می کند، بنابراین برای کار در فرکانس های بسیار بالا یک القاگر سری در ورودی مدار بعد از منبع ورودی قرار می دهیم.

لازم به ذکر است که این القاگر به صورت جدای از تراشه ساخته می شود و تاثیری در حجم مدار ندارد. همچنین می توان با استفاده از تعیین درست اندازه ترانزیستورهای طبقه اول و قرار دادن القاگر با اندازه مناسب به تطبیق امپدانس مناسبی دست یافت. همان طور که در شکل (۹) مشاهده می شود این تقویت کننده دارای ضریب بازگشت ورودی مناسب کم تر از ۱۰- دسی بل در محدوده فرکانسی ۳/۱ تا ۵/۸ گیگاهرتز است.

۳-۴- بررسی پایداری مدار پیشنهادی

نکته ای که باید در طراحی تقویت کننده کم نویز به آن توجه شود پایداری تقویت کننده است. در نرم افزار ADS پایداری تقویت کننده بر حسب ضریب اشترن سنجیده می شود. در شکل (۱۰) پایداری ورودی تقویت کننده با MU و در شکل (۱۱) پایداری خروجی تقویت کننده با MUprime نمایش داده شده است.



شکل (۹) نمایش ضریب بازگشت ورودی تقویت کننده پیشنهادی.

۳-۱- محاسبه بهره مدار پیشنهادی

بهره تقویت کننده پیشنهادی به صورت رابطه ۱ نمایش داده شده است. در رابطه (۱) هدایت انتقالی و A_V نشان دهنده بهره است.

$$A_{Vi} = \left[g_{m5} \left[1 + (g_{m1} + g_{m2}) R_f \right] + (g_{m3} + g_{m4}) \right] \times (R_L + S L_4) \quad (1)$$

همان طور که در شکل (۷) مشاهده می شود حداقل بهره این مدار در محدوده ۳/۱ تا ۵/۸ گیگاهرتز برابر با ۱۲/۸ دسی بل و دارای بیشینه ۱۸/۵ دسی بل است و در کل بهره خوبی را در سرتاسر محدوده فرکانسی تعریف شده دارد.

۳-۲- محاسبه نویز مدار پیشنهادی

عدد نویز تقویت کننده کم نویز پیشنهادی به صورت رابطه (۳) نمایش داده شده است.

$$\overline{V_{n,out}^2} = 4KT\gamma(g_{m1} + g_{m2})(R_f^2 + R_s^2) \quad (2)$$

$$+ 4KT(R_f + R_s) \times g_{m5}^2 + 4KT\gamma(g_{m3} + g_{m4}) + 4KTR_L$$


$$NF = 1 + \frac{\overline{V_{n,out}^2}}{A_V^2 4KTR_S} \quad (3)$$

در رابطه های (۲) و (۳) مقدار ولتاژ نویز خروجی، NF عدد نویز و A_V بهره مدار را نشان می دهند. در شکل (۸) همان طور که مشاهده می شود این تقویت کننده کم نویز دارای عدد نویز مناسب ۱/۲ تا ۱/۶ در محدوده فرکانسی ۳/۱ تا ۵/۸ گیگاهرتز است.

۳-۳- بررسی تطبیق ورودی مدار پیشنهادی

مقاومت ورودی مدار تقریباً برابر با رابطه (۴) است.

$$R_{in} \approx \frac{1}{g_{m1} + g_{m2}} + \frac{R_F}{(g_{m1} + g_{m2})(r_{o1} \parallel r_{o2})} \quad (4)$$




شکل (۷) نمایش بهره تقویت کننده پیشنهادی.


$2\omega_1 - \omega_2$ و $2\omega_2 - \omega_1$ بیش تر مورد توجه هستند. علت این است که اگر ω_1, ω_2 نزدیک به هم باشند و رابطه $2\omega_1 - \omega_2 = \omega_0$ برآورده شود، حاصل ضرب اینترمدولاسیون روی کانال مطلوب قرار گرفته و سیگنال را خراب می کند. با توجه به اهمیت این موضوع در این مدار پیشنهادی از روش بهبود خطیگی DS معمولی بهره گرفته شده است که نحوه عمل کرد این روش در شکل (۱۲) نمایش داده شده است. مقدار خطیگی تقویت کننده پیشنهادی به وسیله پارامتر IIP_3 مشخص شده است. همان طور که در شکل (۱۳) مشاهده می شود در مورد این تقویت کننده مقدار خطیگی به دست آمده برابر با $+3.5dBm$ است که مقدار مناسبی برای یک تقویت کننده کم نویز پهن باند محسوب می شود.

دو سیگنال تداخلی با فرکانس های ω_1, ω_2 در تقویت کننده کم نویز با ناخطیگی $y = \alpha_1 x(t) + \alpha_2 x^2(t)$ مواجه می شوند، گیرنده های باند باریک به ناخطیگی مرتبه زوج حساس نیستند زیرا مولفه تپش $\omega_2 - \omega_1$ در خارج از باند مطلوب آن ها قرار می گیرد ولی در مورد گیرنده های پهن باند این مسئله جدی می شود و باید طراحی مدار به گونه ای صورت پذیرد که هارمونیک های زوج را تضعیف نماید و مقدار IIP_2 برای مدار طراحی شده مقدار مطلوبی باشد.

در مورد تقویت کننده پیشنهادی مقدار IIP_2 به دست آمده همان طور که در شکل (۱۴) نمایش داده شده است برابر با $+70dB$ است که با توجه به این که این تقویت کننده در ساختار تفاضلی قرار ندارد مقدار مناسبی به دست آمده است. در جدول (۱) خلاصه مشخصات مدار ارائه شده به همراه مشخصات مراجع دیگر جهت مقایسه نمایش داده شده است.



شکل (۱۰) وضعیت پایداری ورودی تقویت کننده پیشنهادی.




شکل (۱۱) وضعیت پایداری خروجی تقویت کننده پیشنهادی.



برای این تقویت کننده ضریب پایداری ورودی و خروجی مناسب بزرگ تر از یک در سراسر محدوده فرکانسی به دست آمده است.

۵-۳- بررسی خطیگی مدار پیشنهادی

با فرض این که سیگنال های تداخلی با فرکانس های ω_1, ω_2 وارد یک گیرنده با فرکانس ω_0 شوند، از بین مولفه های اینترمدولاسیون مولفه های مرتبه سوم واقع در



شکل (۱۲) نمایش چگونگی بهبود اعوجاج هارمونیک مرتبه سوم.

شکل (۱۳) مقدار IIP_3 به دست آمده برای تقویت کننده پیشنهادی.شکل (۱۴) مقدار IIP_2 به دست آمده برای تقویت کننده پیشنهادی.

جدول (۱) مقایسه مدار پیشنهادی با مراجع دیگر.

FOM	PD(MW)	IIP3(DBM)	S11(DB)	S21(DB)MAX	NF(MIN)	BW(GHZ)	مراجع
۲۷/۷۴	۱۵/۲	-۴/۶	-۱۰	۱۲/۶	۲/۹	۳/۱-۱۰/۶	مرجع [۱۱]
۱۸/۰۸	۱۶	+۶	-۸/۸	۱۰/۲	۳/۲	۳/۱-۱۰/۶	مرجع [۱۲]
۱/۱۱	۱۱	-۸/۵	-۱۰	۹/۷	۲/۸	۳/۱-۱۰/۶	مرجع [۱۳]
۴/۹۸	۱۳/۵	-۳	-۱۱/۹	۱۲/۴	۲/۸۸	۴/۷-۱۱/۷	مرجع [۵]
۰/۴۶	۱۲/۶	-۸	-۱۰	۲۰	۱/۲	۳/۱-۱۰/۶	مرجع [۱۴]
۲/۱	۱۴	+۳/۵	-۹	۱۸/۵	۱/۲	۳/۱-۵/۸	مدار پیشنهادی

- Solid-State Circuits, Vol.43, No.6, pp. 1341-1350, 2008.
- [6] Liao, C.F. and Liu, S.I., "A Broadband Noise Canceling CMOS LNA for 3.1-10.6 GHz UWB Receiver," IEEE J. Solid-State Circuits, Vol.42, No.2, pp.161-164, 2005.
- [7] Brucoleri, F., Klumperink, E., and Nauta, B., "Wide-Band CMOS Lownoise Amplifier Exploiting Thermal-Noise Cancelling," IEEE J. Solid-State Circuits, Vol.39, No.2, pp.275-282, 2004.
- [8] Chung, T., Lee, H., Jeong, D., Yoon, J., and Kim B., "A Wideband CMOS Noise Canceling Low-Noise Amplifier With High Linearity" IEEE Microwave and Component Letters, Vol.25, No.8, 2015.
- [9] Chen, W., Liu, G., Zdravko, B., and Niknejad, A.M., "A Highly Linear Broadband CMOS LNA Employing Noise and Distortion Cancellation," IEEE J. Solid State Circuits, Vol.43, No.5, pp.1164-1176, 2008.
- [10] Zhuo, W., Li, X., Shakh, S., Embabi S. H. K., Gyvez, J. P. D., Allstot, D. J., and Sinencio, S., "A Capacitor Coss-Coupled Common Gate Low Noise Amplifier" IEEE Transaction on Circuit and Systems, Vol.52, No.12, pp.875-879, 2005.
- [11] Jaemim S., and Taejun, Y., "Design of Low Power CMOS Ultra Wide Band Low Noise Amplifier using Noise Canceling Technique", Microelectronics Journal, Vol.44, No.9, pp.821-826, 2013.
- [12] Chieh, C., and Chun, C. Y., "3.1- 10.6 GHz Ultra-Wideband LNA Design using Dual-Resonant Broadband Matching Technique", AEU-international Journal of Electronic and Communications, Vol.67, No.6, pp.500-503, 2013.
- [13] Ting, M., and Zhang, C. Y., "Design of Low Power UWB LNA based on Common Source Topology with Current Reused Technique" Microelectronic Journal, Vol.44, No.12, pp.1223-1230, 2013.
- [14] Pandey, S., and Pingh, J., "A 0.6 V, Low Power and High-Gain ultra Wide Band Low Noise Amplifier with Forward Body Bias Technique for Low-Voltage Operations", IET Microwaves, Antennas and Propagation, Vol.9, No.8, pp.728-734, 2015.

در این جدول برای بررسی شایستگی مدارها از رابطه ضریب شایستگی مدار که در رابطه (۵) نمایش داده شده استفاده شده است [۱۳].

$$FOM = \frac{10^{\frac{S_{21}}{10}} \times 10^{\frac{IIP_3}{10}} \times BW}{\left(10^{\frac{NF}{10}} - 1\right) \times \frac{P_D}{10^{-3}}} \quad (5)$$

در رابطه (۵)، F نشان دهنده عدد نویز، P_D نشان دهنده توان مصرفی و BW نمایش دهنده پهنای باند مدار است.

۴- نتیجه گیری

در این مقاله یک تقویت کننده کم نویز در محدوده فرکانسی ۳/۱ تا ۵/۸ گیگاهرتز با تکنولوژی CMOS 0.13 μ m ارائه شده است، ساختار این مدار به صورت طبقه ورودی سورس-مشترک است، با استفاده از ساختار حذف نویزی که در این مدار با بهره گیری از طبقه های اول و دوم ایجاد شده است باعث گردیده که کمینه عدد نویز این تقویت کننده به مقدار مناسب ۱/۲ محدود گردد، در طبقه دوم از ترانزیستورهای مکمل استفاده شده است که باعث کاهش اعوجاج هارمونیک مرتبه دوم و افزایش IIP_2 به مقدار مطلوب +70dbm شده است. برای بهبود اعوجاج هارمونیک مرتبه سوم از روش DS معمولی بهره برده شده است.

۵- منابع

- [1] Bagheri, R., Mirzaei, A., Chehrazi, S., Heidari, M.E., Lee, M., Mikhemar, M., Tang, W., and Abidi, A., "An 800MHz-6GHz Software Defined Wireless Receiver in 90 nm CMOS", IEEE J. Solid State Circuits, Vol.41, No.2, pp.2860-2876, 2006.
- [2] Fu, C.T., Ko, C.L., and Ku, C.N., "A 2.4 to 5.4 GHz Low Power CMOS Reconfigurable LNA for Multistandard Wireless Receiver," IEEE Radio Frequency Integrated Circuits Symposium, pp.65-68, 2007.
- [3] Zangh, H. and Cinencio, C.S., "Linearization Techniques for CMOS Low Noise Amplifier: A Tutorial," IEEE Transactions on Circuits and Systems, Vol.58, No.1, pp.22-36, 2011.
- [4] Mirvakili, A. and Yavari, M., "A Noise Canceling CMOS LNA Design for the Upper Band of UWB DS-CDMA Receivers," IEEE Int. Symp. on Circuits and Systems, Taipei, Taiwan, pp.217-220, 2009.
- [5] Blaakmeer, S.C., Klumperink, E.A.M., Leenaerts, D.M.W., and Naut, B. "Wideband Balun-LNA With Simultaneous Output Balancing, Noise-Canceling and Distortion Canceling, IEEE J.